NP-Bench 与 Nerveplane：并行编码智能体调度规划

2026年10月7日，arXiv cs.AI 刊出相关工作，提出 Nerveplane 调度规划器，把并行编码智能体的协作问题转化为调度问题：按各智能体声明的范围划分工作，再沿生产者→消费者图排序合并。配套基准 NP-Bench 基于真实 git merge 验证集成效果。报道称，接入该调度器后干净集成从 1/9 提升至 9/9，合并冲突从 13 降到 0；在破坏性契约变更下，干净集成率从 0 升至前沿模型 1.0、小模型 0.6；跨会话记忆把重复错误率从 1.00 降到 0.00。目前进展限于该论文披露的评测结果，尚无第三方复现或后续报道。

AI 根据报道生成 · 2 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。